新商用标准 深度解析英特尔第三代智能酷睿博锐

ZDNet商用办公频道 5月25日 北京报道 （文/李钧） 上周，英特尔推出第三代的智能酷睿博锐平台，22nm工艺制程与博锐的融合，成就了这个新的商用平台产品。那么，企业必然会考虑，新的平台能否帮助我们的终端更好的满足商用业务的需求，在性能和功能上，新的博锐平台又能为企业带来什么价值呢？

性能：3-D晶体管的革命

第三代的智能酷睿博锐同样基于Ivy Bridge，不过增加了博锐的商用功能，在性能上，借助于22nm工艺制程、3-D晶体管技术的引入以及核芯显卡的引入，尽管在处理器架构上没有大改变，但性能上却获得了长足的提升。 

现在我们日常使用的CPU，就是一个典型的大规模集成电路，其基本单位是晶体管，每一个晶体管都是一个小开关，拥有开和关的两种状态，一个CPU中集成了大量的晶体管，从而实现了计算与处理。比如，在第三代智能酷睿博锐中，就集成了14亿个晶体管。 

所谓的工艺制程，就是指的就是制造晶体管的精细度，显而易见，在集成相同数量晶体管的条件下，越精细的工艺，芯片的整体面积就越小，其功耗就越低，我们同样可以类推，在相同的芯片面积上，我们就可以实现更大规模的晶体管集成，从而实现更复杂的计算要求。

然而，毕竟现在晶体管已经是一个非常微观的设计，在如此小的空间内，这个小开关不可避免会遇到漏电问题。

所谓漏电，指的就是，晶体管中有非设计的电流通过，比如在晶体管关闭的状态下，理想情况中，不会有任何电流通过，负责阻挡电子的就是晶体管中的栅极。但是由于晶体管的体积不断缩写，逼近物理极限，而电子这样的微观粒子，其运动规律和我们的宏观世界大不相同，其位置并不是精确固定的，只有出现在某些位置的概率大小，越是微观，其位置的不确定性就越强，电子跃过晶体管栅极的概率就大。

单个晶体管的漏电并不存在影响，但如果漏电发生的情况超过一定程度，将会影响到整个芯片的可靠性。在半导体工艺不断革新的过程中，从130nm工艺制程的发展开始，漏电的概率已经开始影响到了芯片的可靠性，而22nm更是前所未有的革命性制程工艺的进步，如果我们采用传统的晶体管制造方案，严重的漏电问题将极大的影响芯片的质量。 

因此，英特尔引入了三栅极的概念，将晶体管的栅极扩展到立体层面。

这样带来的好处是显而易见的，3-D晶体管的设计放大了晶体管开关状态的电流：在关闭状态下，漏电的概率大大降低，同时在开启的状态下，晶体管的电流更大。因此，这样的工艺设计让22nm制程成为可能。

于此同时，英特尔在22nm的制程中同样集成了此前已经大规模使用的高K介质技术，并且将这项技术升级到第二代。

采用22nm 3-D晶体管的第三代智能酷睿博锐，拥有了强大的性能，对比于英特尔1971年的4004处理器，它的计算速度快了4000倍，每个晶体管省电超过5000倍，每个晶体管的价格便宜了50000倍。

与此同时，按照英特尔的传统战略，这代产品的升级不涉及架构的改进，仅仅是工艺制程的升级，但第三代智能酷睿博锐并不单单这是制程的改进，英特尔重新设计了核芯显卡，对比与上一代产品，有了超过两倍的性能提升，甚至还可以支持三屏的独立显示，在性能和功能上有了长足的提升。